A NVIDIA divulgou as primeiras informações concretas sobre sua CPU Rosa de próxima geração, que será utilizada em conjunto com a linha de GPUs Feynman.
Na GTC 2026, a NVIDIA revelou sua CPU de próxima geração para Data Centers, chamada Rosa. A CPU Rosa será lançada juntamente com a Feynman e será otimizada especificamente para cargas de trabalho de IA Agética, que continuam a exigir maior desempenho de processamento. A Rosa recebeu esse nome em homenagem à física americana e ganhadora do Prêmio Nobel, Rosalyn Sussman.
Hoje, a NVIDIA confirmou mais detalhes sobre sua CPU Rosa de próxima geração, trazendo informações cruciais. A NVIDIA afirmou que suas CPUs Rosa utilizarão uma arquitetura de núcleo totalmente nova chamada Rigel, baseada no núcleo de CPU Arm v9.2. Assim como a Vera, a Rosa será um chip extremamente rápido para processamento de IA, alcançando um desempenho de CPU máximo de thread único em larga escala ainda maior do que seu antecessor.
Embora a Vera utilize os núcleos Olympus, que são núcleos Armv9.2-A personalizados que oferecem o dobro da taxa de transferência em comparação com a Grace, a Rosa levará a vantagem de desempenho de núcleo único ainda mais longe. O mais impressionante é que o aumento de desempenho será alcançado na mesma área de silício.
NVIDIA: “A próxima geração de CPUs Rosa da NVIDIA, com o núcleo Rigel, dará continuidade ao roteiro de CPUs da empresa para a era da IA ativa. O Rigel é o núcleo de CPU Arm v9.2 de próxima geração da NVIDIA, oferecendo desempenho por núcleo superior ao do Olympus, mantendo o mesmo tamanho de silício. As principais melhorias incluem melhor entrega de instruções, um cache L2 maior e gerenciamento de memória mais eficiente.”
Em relação aos detalhes adicionais, a NVIDIA destaca melhorias como melhor entrega de instruções, um cache L2 maior e um gerenciamento de memória mais eficiente. Atualmente, a Vera está equipada com 88 núcleos Olympus, em comparação com os 72 núcleos da Grace. Não foi mencionado se a Rosa terá um aumento no número de núcleos.
| Recurso | CPU Grace | CPU Vera | CPU Rosa |
| Estado / Disponibilidade | Envio (desde 2023) | Em produção (2026, alimenta os sistemas Vera Rubin) | Previsto para 2028 (com GPUs Feynman) |
| Arquitetura Central | Arm Neoverse V2 (Armv9, licenciado) | NVIDIA Olympus personalizado (Armv9.2, desenvolvido internamente) | NVIDIA Rigel personalizado (Armv9.2, desenvolvido internamente) |
| Núcleos por CPU | 72 | 88 | A definir |
| Threads por CPU | 72 | 176 (via Multithreading Espacial) | A definir |
| Desempenho IPC / por núcleo | Linha de base (Neoverse V2) | IPC aproximadamente 50% maior que o Grace (Olympus) | Desempenho por núcleo superior ao da Olympus; foco no máximo desempenho de um único núcleo. |
| Cache L2 por núcleo | 1 MB | 2 MB (Duplo Grace) | Maior que o Olympus (melhoria explícita) |
| Tipo de memória | LPDDR5X com ECC | LPDDR5X com ECC + SOCAMM / LPDDR6 (RTX Spark) | LPDDR6 / LPDDR6X (RTX Spark)? |
| Largura de banda da memória | Até ~480–512 GB/s por CPU | Até 1,2 TB/s (2 a 3 vezes mais rápido por núcleo em comparação com os principais processadores x86) | A definir (espera-se que haja ganhos adicionais de eficiência) |
| Capacidade de memória | Até aproximadamente 480–512 GB por CPU | Até 1,5 TB | A definir |
| Projeto de matriz | Monolítico por CPU (Superchip emparelha dois via NVLink-C2C) | Chip de computação monolítico (evita a latência dos chiplets) | A definir (provavelmente evolução monolítica) |
| Interconexão chave | SCF de 1ª geração; NVLink-C2C 900 GB/s (Superchip) | SCF de 2ª geração (bissecção de 3,4 TB/s); NVLink-C2C até 1,8 TB/s | A definir (esperam-se melhorias adicionais) |
| Foco na Eficiência Energética | Desempenho 2× maior com a mesma potência em comparação com o principal processador x86 (no lançamento) | Alto desempenho sustentado por núcleo + baixo consumo de energia da memória (<40W para o subsistema de memória em algumas configurações) | Eficiência máxima de thread único |
| Objetivo principal do projeto | Eficiência equilibrada com alto número de núcleos para cargas de trabalho aceleradas/HPC. | Desempenho máximo de thread único em escala para loops de IA agéticos. | Desempenho máximo em single-thread (evolução da filosofia de Vera) |
Analisando a Rosa e a forma como a NVIDIA lidou com suas arquiteturas de CPU, com Grace e agora Vera, a empresa percorreu um longo caminho, enfrentando diretamente os concorrentes x86 no espaço de IA. A Vera já está em plena produção e os racks Vera Rubin e Standalone estão sendo enviados para as principais empresas de IA em todo o mundo. A estratégia de CPU da NVIDIA vai além do mercado corporativo e de data centers, já que os mesmos núcleos serão utilizados nos chips RTX Spark de próxima geração.
Os primeiros chips RTX Spark são esperados para este outono, reunindo Grace e Blackwell com a linha de 2028, que se concentrará em combinações com Vera Rubin. Finalmente, a Rosa deverá chegar ao mercado em 2029 para data centers, seguida por variantes específicas para PCs nas soluções Rosa Feynman Spark até 2030.
Data center da NVIDIA e roteiro de GPUs para IA
| Codinome da GPU | Família de GPUs | SKU da GPU | Tecnologia de Processos | CPU | Memória | Lançamento |
| Feynman | GF200? | F200? | TSMC A16? | Rosa | HBM4e/HBM5? | 2028 |
| Rubin (Ultra) | GR300? | R300? | TSMC N2P? | Vera | HBM4 | 2027 |
| Rubin | GR200? | R200? | TSMC N3P? | Vera | HBM4 | 2026 |
| Blackwell (Ultra) | GB300 | B300 | TSMC 4NP | Grace | HBM3e | 2025 |
| Blackwell | GB200/GB100 | B100/B200 | TSMC 4NP | Grace | HBM3e | 2024 |
| Funil | GH200/GH100 | H100/H200 | TSMC 5nm | Grace | HBM2e/HBM3/HBM3e | 2022-2024 |
| Ampère | GA100 | A100 | TSMC 7nm | N / D | HBM2e | 2020-2022 |
| Volta | GV100 | V100 | TSMC 12nm | N / D | HBM2 | 2018 |
| Pascal | GP100 | P100 | TSMC 16nm | N / D | HBM2 | 2016 |
Fonte da matéria: WCCFtech
Siga o TecLab em todas as mídias: linktr.ee/rbuass
Galindowie • 8 de julho de 2026 às 12:09 GMT-3
0 comentários